|
|
|
|
| LEADER |
01929na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2018 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid6350
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Jurišić, Matija
|
| 245 |
1 |
0 |
|a Projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji :
|b završni rad /
|c Matija Jurišić ; [mentor Davor Petrinović].
|
| 246 |
1 |
|
|a Design and Implementation of Digital Systems Using CPLD and FPGA Technology
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b M. Jurišić,
|c 2018.
|
| 300 |
|
|
|a 36 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b preddiplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Elektroničko i računalno inženjerstvo, šifra smjera: 35, datum predaje: 2018-06-15, datum završetka: 2018-07-13
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: U radu je realizirano projektiranje i izvedba digitalnih sustava u CPLD i FPGA tehnologiji pomoću CoolRunner-II CPLD Starter Board-a koji sadrži CPLD sklop u TQ144 kućištu. Zadani primjeri su rješeni korištenjem alata ISE Design Suite u kojem je za opisivanje rada sklopa korišten VHDL jezik. Ispravnost napisanih rješenja je provjerena pomoću izlaznih svjetlećih segmenata na Coolrunner-II sklopu.
|
| 520 |
3 |
|
|a Sažetak na engleskom: This paper describes design and implementation of digital systems in CPLD and FPGA technology using the CoolRunner-II CPLD Starter Board that contains the CPLD chip in the TQ144 package. Given examples are resolved using the ISE Design Suite tool in which VHDL language was used to describe the operation of the circuit. The solution's validity is verified by the output light segments on the Coolrunner-II board.
|
| 653 |
|
1 |
|a CoolRunner-II CPLD Starter Board
|a CPLD
|a ISE Design Suite
|a VHDL
|
| 653 |
|
1 |
|a CoolRunner-II CPLD Starter Board
|a CPLD
|a ISE Design Suite
|a VHDL
|
| 700 |
1 |
|
|a Petrinović, Davor
|4 ths
|
| 942 |
|
|
|c Z
|
| 999 |
|
|
|c 48901
|d 48901
|