|
|
|
|
| LEADER |
03575nam a2200241uu 4500 |
| 005 |
20190215122529.0 |
| 008 |
s2007 ci a |||||||||| ||eng|d |
| 035 |
|
|
|a HR-ZaFER 34577
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 041 |
|
|
|a eng
|
| 080 |
|
|
|a 004
|j Računalna znanost i tehnologija
|9 2910
|
| 080 |
|
|
|a 51-3
|h OSNOVNA I OPĆENITA PROUČAVANJA MATEMATIKE
|j RAČUNSKE TEHNIKE. PROGRAMI. MATEMATIČKE MAŠINE. KORIŠTENJE TABLICA ITD.
|e 51
|9 2724
|
| 100 |
1 |
|
|9 31327
|a Čeperić, Vladimir
|
| 245 |
|
|
|a Analysis of conducted electromagnetic emissions in integrated circuits = Analiza vođenih elektromagnetskih smetnji u integriranim sklopovima :
|b master thesis = magistarski rad /
|c Vladimir Čeperić ; [mentor Adrijan Barić]
|
| 260 |
|
|
|a Zagreb :
|b V. Čeperić ; Fakultet elektrotehnike i računarstva,
|c 2007.
|
| 300 |
|
|
|a XII, 114 str. :
|b ilustr.u bojama ;
|c 30 cm. +
|e CD
|
| 504 |
|
|
|a Bibliografija str. 96-98
|
| 520 |
|
|
|a Projektiranje integriranih sklopova vrlo je složen postupak. Jedan od najsloženijih zadataka u projektiranju integriranih sklopova je procjena elektromagnetske kompatibilnosti (EMC). Elektronièki proizvodi moraju zadovoljiti standarde za elektromagnetsku kompatibilnost, a najèešæi izvor i uzrok smetnji u elektronièkim sustavima su integrirani sklopovi. Da bi se ispitala elektromagnetska kompatibilnost integriranih sklopova u ovom su radu simulirani i mjereni standard za emisiju voðenih elektromagnetskih smetnji i standard za imunitet na voðene elektromagnetske smetnje. Razvijeni su modeli prikladni za simulaciju elektromagnetske emisije i imuniteta, te je procijenjena njihova toènost. Projektiranje elektromagnetski kompatibilnih integriranih sklopova pojednostavljeno je povezivanjem modela potrebnih za analizu elektromagnetske kompatibilnosti s optimizacijskim procedurama. Da bi se procijenila toènost takvih modela, projektirani su, procesirani i izmjereni integrirani sklopovi u submikrometarskoj CMOS tehnologiji i rezultati mjerenja usporeðeni su s rezultatima simulacija.
Kljuène rijeèi: elektromagnetska kompatibilnost (EMC), voðene elektromagnetske smetnje, imunitet na voðene elektromagnetske smetnje, EMC na razini integriranih sklopova, optimizacija sklopova, modeliranje izvora elektromagnetske smetnje.
|
| 520 |
|
|
|a Design of integrated circuits (IC) is a very complex task. One of the most
critical steps in the design process is the estimation of electromagnetic
compatibility (EMC) of the designed circuit. Electronic equipment has to
comply with electromagnetic compatibility standards and integrated circuits
are most often the root cause of disturbances in electronic systems. The
standards regarding conducted EME (Electromagnetic Emission) and EMI
(Electromagnetic Immunity) are measured and simulated as the first step
towards achieving EM compatibility. Models suitable for simulations of EM
emissions and immunity are developed and their accuracy is assessed. An
EMC aware design procedure and effective circuit optimization strategy are
demonstrated. An EMC test chip is designed in submicron CMOS
technology, processed, measured and the measurement results are
compared with simulations in order to demonstrate the validity and accuracy
of models and procedures described in this thesis.
Keywords: electromagnetic compatibility (EMC), conducted electromagnetic
emissions, electromagnetic immunity, EMC of integrated circuits, circuit
optimization, electromagnetic emission source model.
|
| 700 |
|
|
|4 ths
|9 10368
|a Barić, Adrijan
|
| 942 |
|
|
|c M
|2 udc
|
| 990 |
|
|
|a 32336
|
| 999 |
|
|
|c 30169
|d 30169
|