|
|
|
|
| LEADER |
02853na a2200241 4500 |
| 003 |
HR-ZaFER |
| 005 |
20160516012016.0 |
| 008 |
160221s2014 ci ||||| m||| 00| 0 en d |
| 035 |
|
|
|a (HR-ZaFER)ferid1623
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Pilat, Ivan
|9 35236
|
| 245 |
|
|
|a Prevođenje tokovnog programa za heterogenu ugradbenu platformu :
|b diplomski rad /
|c Ivan Pilat ; [mentor Josip Knezović].
|
| 246 |
1 |
|
|a Prevođenje tokovnog programa za heterogenu ugradbenu platformu
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b I. Pilat,
|c 2014.
|
| 300 |
|
|
|a 44 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Računarska znanost, šifra smjera: 56, datum predaje: 2014-06-30, datum završetka: 2014-07-09
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: Ovaj rad iznosi pregled paradigme toka podataka pogodne za eksplicitno iskazivanje paralelizma, kao i detaljnu analizu StreamIt-a, jezika zasnovanog na toku podataka. Heterogene računalne arhitekture su prepoznate kao brze i energetski efikasne, ali i da iziskuju zahtjevan postupak razvoja koji mora raspodijeliti izračun na različite arhitekture nejednakih mogućnosti.
Glavni doprinos ovog rada je implementacija postupka prevođenja StreamIt-a za heterogenu platformu koja se sastoji od višejezgrenog procesora i rekonfigurabilne logike. Implementacija je ispitana na Xilinx Zynq uređaju; izvedena je usporedba performansi i energetske efikasnosti pokretanjem ispitnih programa na Zynq ARM procesorskom sustavu, Zynq programabilnoj logici sa sučeljem prema procesorskom sustavu, te na Intel x86-64 sustavu.
|
| 520 |
3 |
|
|a Sažetak na engleskom: This thesis gives an overview of the streaming dataflow paradigm capable of explicitly exposing parallelism, and a detailed analysis of StreamIt, a language based on dataflow. Heterogeneous computing architectures are recognized for their performance and energy efficiency, at the cost of a difficult development process requiring mapping computation to different architectures with varying capabilities.
The main contribution of this work is an implementation of StreamIt compilation flow for a heterogeneous platform consisting of a multicore CPU and reconfigurable logic. The implementation was tested on a Xilinx Zynq device; performance and energy efficiency was compared running benchmarks on the Zynq ARM processing system, Zynq programmable logic interfacing with the processing system, and an Intel x86-64 system.
|
| 653 |
|
1 |
|a heterogeno računarstvo
|a ugradbeni sustavi
|a FPGA
|a paralelizacija
|a integracija programskih paradigmi
|a model toka podataka
|
| 653 |
|
1 |
|a heterogeneous computing
|a embedded systems
|a FPGA
|a parallelization
|a programming paradigm integration
|a streaming dataflow model
|
| 700 |
1 |
|
|a Knezović, Josip
|4 ths
|9 19012
|
| 942 |
|
|
|c Y
|2 udc
|
| 999 |
|
|
|c 45367
|d 45367
|