|
|
|
|
| LEADER |
02754na a2200241 4500 |
| 003 |
HR-ZaFER |
| 005 |
20160516012021.0 |
| 008 |
160221s2014 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid1436
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Grabić, Sven
|9 35043
|
| 245 |
|
|
|a Analiza performansi korisnički oblikovanih procesora u ugrađenim sustavima :
|b diplomski rad /
|c Sven Grabić ; [mentor Vlado Sruk].
|
| 246 |
1 |
|
|a Performance analysis of embedded custom processors
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b S. Grabić,
|c 2014.
|
| 300 |
|
|
|a 59 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|a diplomski studij
|b Fakultet elektrotehnike i računarstva u Zagrebu
|c smjer :Programsko inženjerstvo i informacijski sustavi, šifra smjera :54, datum predaje :2014-06-14, datum završetka :2014-06-30
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: Okoline za oblikovanje korisničkih procesora vrlo su važan čimbenik u izgradnji vlastitih sustava. Na temelju zadanog algoritma moguće je generirati optimalan procesor koji će ga efikasno izvršavati. TCE je skup alata koji koristi LLVM prevoditelj i nudi niz alata koji omogućavaju jednostavno dizajniranje, simuliranje i analiziranje TTA procesora, te generiranje potrebnih datoteka za implementaciju na konkretnom uređaju.
U ovom radu oblikovane su i analizirane razne arhitekture procesora te je simulirano izvođenje više inačica dva C algoritma. U radu je istražen utjecaj odabira arhitekture, optimizacije prilikom prevođenja i samog algoritma na krajnji rezultat.
|
| 520 |
3 |
|
|a Sažetak na engleskom: Environments for designing embedded custom processors are very important part when building own digital systems. It is possible to generate efficient processor based on given algorithm. TCE is a toolset which use LLVM compiler as frontend and offers tools for simple and efficient design, simulation and analysis of TTA processors, and generation of required files for implementation on specific device.
The main theme of this thesis is designing and analysis of various processor architectures and simulation of two C algorithms on each of them. Main goal is to determine and analyse influence of architecture design, compile-time optimization and algorithm structure on final product.
|
| 653 |
|
1 |
|a arhitektura procesora
|a C algoritam
|a FPGA implementacija
|a Low Level Virtual Machine
|a oblikovanje korisničkih procesora
|a optimizacija programskog koda
|a TTA-based Co-design Environment
|a TTA procesor
|
| 653 |
|
1 |
|a C algorithm
|a embedded custom processor design
|a FPGA implementation
|a Low Level Virtual Machine
|a processor architecture
|a source code optimization
|a TTA-based Co-design Environment
|a TTA processor
|
| 700 |
1 |
|
|a Sruk, Vlado
|4 ths
|9 9227
|
| 942 |
|
|
|c Y
|2 udc
|
| 999 |
|
|
|c 45544
|d 45544
|