Programsko ostvarenje algoritma strojnog učenja na programirljivom polju logičkih blokova

Sažetak na hrvatskom: Rad obrađuje implementaciju konkretnog algoritma strojnog učenja na programirljivom polju logičkih blokova tj. u obliku digitalnog sklopa. Počevši od grubog opisa algoritma te implementacije u višim programskim jezicima, postepeno se razrađuju poteškoće i prilagodbe što konačno...

Full description

Permalink: http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:48478/Details
Glavni autor: Fraj-Sladoljev, Patrik (-)
Ostali autori: Čeperić, Vladimir (Thesis advisor)
Vrsta građe: Drugo
Impresum: Zagreb, P. Fraj-Sladoljev, 2016.
Predmet:
LEADER 02322na a2200229 4500
003 HR-ZaFER
008 160221s2016 ci ||||| m||| 00| 0 hr d
035 |a (HR-ZaFER)ferid3799 
040 |a HR-ZaFER  |b hrv  |c HR-ZaFER  |e ppiak 
100 1 |a Fraj-Sladoljev, Patrik 
245 1 0 |a Programsko ostvarenje algoritma strojnog učenja na programirljivom polju logičkih blokova :  |b završni rad /  |c Patrik Fraj-Sladoljev ; [mentor Vladimir Čeperić]. 
246 1 |a Implementation of machine learning on field-programmable gate array  |i Naslov na engleskom:  
260 |a Zagreb,  |b P. Fraj-Sladoljev,  |c 2016. 
300 |a 34 str. ;  |c 30 cm +  |e CD-ROM 
502 |b preddiplomski studij  |c Fakultet elektrotehnike i računarstva u Zagrebu  |g smjer: Računarska znanost, šifra smjera: 41, datum predaje: 2016-06-17, datum završetka: 2016-07-11 
520 3 |a Sažetak na hrvatskom: Rad obrađuje implementaciju konkretnog algoritma strojnog učenja na programirljivom polju logičkih blokova tj. u obliku digitalnog sklopa. Počevši od grubog opisa algoritma te implementacije u višim programskim jezicima, postepeno se razrađuju poteškoće i prilagodbe što konačno rezultira gotovim sklopom upisanom u jeziku za opis sklopovlja Verilog. Također, obrađuje se kratak uvod u područje strojnog učenja i klasifikacije te se odabire prigodni algoritam. Konačno se relativno detaljno opisuje gotovi sklop te princip rada pojedinih komponenti.  
520 3 |a Sažetak na engleskom: The subject of this paper covers the implementation of a particular machine learning algorithm on a field-programmable gate array in the form of a digital circuit. With the abstract, high-level description as a base, the algorithm is gradually modified to fit the environment resulting in a complete digital system written in the hardware description language Verilog. A basic introduction to the field of machine learning and classification is covered along with the process of choosing an appropriate algorithm is also. The final solution presents a complete digital system, describing the core principals and components. 
653 1 |a strojno učenje  |a klasifikacija  |a stablo odluke  |a digitalni sklop  |a fpga 
653 1 |a machine learning  |a classification  |a decision tree  |a digital circuit  |a fpga 
700 1 |a Čeperić, Vladimir  |4 ths 
942 |c Z 
999 |c 48478  |d 48478