Projektiranje napajanja pasivnog čvora za primjene u radio-frekvencijskoj identifikaciji
Sažetak na hrvatskom: U radu je projektiran sklop za napajanje pasivnog RFID čvora u 0,35 um-skoj CMOS tehnologiji. Nakon analize diodnog spajanja tranzistora na dva načina odlučeno je koji je način spajanja najefikasniji. Nakon toga analizirana je izvedba nabojske pumpe korištenjem NMOS i PMOS tr...
| Permalink: | http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:49521/Details |
|---|---|
| Glavni autor: | Mikulić, Filip (-) |
| Ostali autori: | Koričić, Marko (Thesis advisor) |
| Vrsta građe: | Drugo |
| Impresum: |
Zagreb,
F. Mikulić,
2018.
|
| Predmet: |
CMOS
> ispravljač
> NMOS
> PMOS
> MOSFET
> nabojska pumpa
> RFID
> komparator
> djelilo napona
> upravljanje potrošnjom
CMOS
> rectifier
> NMOS
> PMOS
> MOSFET
> charge pump
> RFID
> comparator
> voltage divider
> power management
|
| LEADER | 03702na a2200229 4500 | ||
|---|---|---|---|
| 003 | HR-ZaFER | ||
| 008 | 160221s2018 ci ||||| m||| 00| 0 hr d | ||
| 035 | |a (HR-ZaFER)ferid6295 | ||
| 040 | |a HR-ZaFER |b hrv |c HR-ZaFER |e ppiak | ||
| 100 | 1 | |a Mikulić, Filip | |
| 245 | 1 | 0 | |a Projektiranje napajanja pasivnog čvora za primjene u radio-frekvencijskoj identifikaciji : |b završni rad / |c Filip Mikulić ; [mentor Marko Koričić]. |
| 246 | 1 | |a Design of power supply circuit for passive RFID tag |i Naslov na engleskom: | |
| 260 | |a Zagreb, |b F. Mikulić, |c 2018. | ||
| 300 | |a 28 str. ; |c 30 cm + |e CD-ROM | ||
| 502 | |b preddiplomski studij |c Fakultet elektrotehnike i računarstva u Zagrebu |g smjer: Elektroničko i računalno inženjerstvo, šifra smjera: 35, datum predaje: 2018-06-15, datum završetka: 2018-07-13 | ||
| 520 | 3 | |a Sažetak na hrvatskom: U radu je projektiran sklop za napajanje pasivnog RFID čvora u 0,35 um-skoj CMOS tehnologiji. Nakon analize diodnog spajanja tranzistora na dva načina odlučeno je koji je način spajanja najefikasniji. Nakon toga analizirana je izvedba nabojske pumpe korištenjem NMOS i PMOS tranzistora. Odabrana je verzija sa jednim PMOS i jednim NMOS tranzistorom. Također je analiziran utjecaj kapaciteta skladišnog kondenzatora i dimenzija tranzistora u ispravljaču na karakteristike ispravljača te je određena konfiguracija konačne verzije sklopa. Sklop za upravljanje potrošnjom implementiran je kao komparator napona s naponskim djelilom. Komparator napona je izveden kao operacijsko pojačalo bez povratne veze. Realizirane su dvije vrste komparatora s dvije razine i povratnom vezom te uspoređene po najbitnijim karakteristikama za ovaj rad. Naponsko djelilo je implementirano PMOS tranzistorima u zasićenju. Projektirani sklop za upravljanje napajanjem regulira iznos napona napajanja između 3,604 V i 2,494 V te troši struju 160 nA i ima propagacijsko kašnjenje t_dVN = 0,33 us i t_dNV = 0,48 us. Konačna verzija sklopa troši 487,84 nW snage. Demonstrirana je funkcionalnost sklopa za različite iznose tereta te kondenzatora za skladištenje energije. | |
| 520 | 3 | |a Sažetak na engleskom: In this thesis design of power supply circuit for passive RFID tag in 0,35 um CMOS technology is presented. After analysing two ways of diode connected transistors it is decided which way is more efficient. After that, analysis of multi-stage charge pump using NMOS and PMOS transistors is shown. Charge pump with one PMOS and one NMOS transistor has been chosen for voltage doubler circuit. Furthermore, transistor dimensions and storage capacitor capacitances impact on rectifier had been analysed and final version of rectifier circuit was chosen. Power management circuit was implemented using voltage comparator and voltage divider. Voltage comparator was implemented with open-loop operational amplifier. Two different versions of two stage comparator have been analysed by most important characteristics for this work. Voltage divider was implemented using PMOS transistors in saturation. Presented power supply circuit is regulating supply voltage between 3,604 V and 2,494 V, consuming 160 nA of current with propagation delay of t_dHL = 0,33 us and t_dLH = 0,48 us. Final circuit design consumes 487,84 nW of power. The circuit functionality has been demonstrated for different load resistance and storage capacitor capacitance values. | |
| 653 | 1 | |a CMOS |a ispravljač |a NMOS |a PMOS |a MOSFET |a nabojska pumpa |a RFID |a komparator |a djelilo napona |a upravljanje potrošnjom | |
| 653 | 1 | |a CMOS |a rectifier |a NMOS |a PMOS |a MOSFET |a charge pump |a RFID |a comparator |a voltage divider |a power management | |
| 700 | 1 | |a Koričić, Marko |4 ths | |
| 942 | |c Z | ||
| 999 | |c 49521 |d 49521 | ||