|
|
|
|
| LEADER |
03047na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2018 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid5319
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Orešković, Ante
|
| 245 |
1 |
0 |
|a Klasifikacija akustičkih događaja neuronskom mrežom izvedenom u FPGA :
|b diplomski rad /
|c Ante Orešković ; [mentor Vedran Bilas].
|
| 246 |
1 |
|
|a Classification of Acoustic Events With a Neural Network Implemented in FPGA
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b A. Orešković,
|c 2018.
|
| 300 |
|
|
|a 51 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Elektroničko i računalno inženjerstvo, šifra smjera: 48, datum predaje: 2018-06-29, datum završetka: 2018-07-09
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: U ovome radu implementiran je akusticki detektor baziran na binariziranoj
neuronskoj mreži, koja ima dva sloja: jednodimenzionalni konvolucijski i potpuno
povezani. U odnosu na dosadašnje detektore postignut je napredak u tocnosti
detekcije. Za generiranje skupa podataka, kreiranje mreže, njeno treniranje i validaciju
korišten je PyTorch 0.4 radni okvir. Uz 6 pogrešaka na sekvenci mreža
pokazuje tocnost od 95.1% što predstavlja gubitak od 1.1% u odnosu na mrežu
prije binarizacije. Demonstriran je novi regularizacijski postupak koji u funkciju
cijene dodaje udaljenost težina neurona od abs(1) i time smanjuje kvantizacijsku
pogrešku binariziranja. Implementacija je izvedena na Lattice iCE40UL1K
FPGA sklopu sa zauzecem 488 od 1248 logickih elemenata. Sklop s implementiranom
mrežom i radnim taktom od 10 kHz ima potrošnju od 36.6 μA. Najveci
udio ukupne potrošnje u sklopu (99.2%) predstavlja staticka struja curenja.
|
| 520 |
3 |
|
|a Sažetak na engleskom: In this paper, an acoustic detector based on a binarized neural network was
implemented. The network is composed of two layers: a one-dimensional convolutional
layer and a fully connected layer. Accuracy detection was improved
when comparing to currently available detectors. PyTorch framework was used
for generating the dataset, creation of the network and its training and validation.
When the sequence contains 6 errors the network has an accuracy of 95.1%.
Accuracy loss is 1.1% compared to the non-binarized network. New regularization
method was demonstrated which minimizes quantization error when binarization
is applied. Regularization adds penalty based on neuron weight distance from
value abs(1). The implementation was done on the Lattice iCE40UL1k FPGA
chip. The design takes up 488 out of 1248 available logic elements. The FPGA
chip with the network running 10 kHz clock has a consumption of 36.6 μA. Most
of the circuits power consumption (99.2%) comes from static leakage current.
|
| 653 |
|
1 |
|a niska potrošnja
|a wake-up sensing
|a FPGA
|a binarizirana
|a XNORNet
|a PyTorch
|
| 653 |
|
1 |
|a low power
|a wake-up sensing
|a FPGA
|a binarized
|a XNOR-Net
|a PyTorch
|
| 700 |
1 |
|
|a Bilas, Vedran
|4 ths
|
| 942 |
|
|
|c Y
|
| 999 |
|
|
|c 49643
|d 49643
|