Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji

HIL simulator, stvarno vrijeme, pararelna obradba, digitalna obradba signala

Permalink: http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:14302/Details
Glavni autor: Volarević, Mario (-)
Ostali autori: Babić, Hrvoje, inženjer elektrotehnike (Thesis advisor)
Vrsta građe: Knjiga
Jezik: hrv
Impresum: Zagreb : M. Volarević ; Fakultet elektrotehnike i računarstva, 1998.
LEADER 01091nam a2200229uu 4500
005 20190517104713.0
008 s1998 ci a |||||||||| ||hrv|d
035 |a HR-ZaFER 15898 
040 |a HR-ZaFER  |b hrv  |c HR-ZaFER  |e ppiak 
041 |a hrv 
080 |a 621.391  |h TELEKOMUNIKACIJE. TELEUPRAVLJANJE (DALJINSKO)  |j OPĆA PITANJA ELEKTRIČNIH TELEKOMUNIKACIJA. KIBERNETIKA. TEORIJA INFORMACIJA. TEORIJA SIGNALA  |e 621.39  |9 1249 
100 1 |9 17819  |a Volarević, Mario 
245 |a Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji :  |b magistarski rad /  |c Marijo Volarević ; [mentor Hrvoje Babić] 
260 |a Zagreb :  |b M. Volarević ; Fakultet elektrotehnike i računarstva,  |c 1998. 
300 |a 90 str. :  |b graf.prikazi ;  |c 30 cm. 
504 |a Bibliografija str. 88-90. 
520 |a HIL simulator, stvarno vrijeme, pararelna obradba, digitalna obradba signala 
520 |a HIL simulator, parallel real-time multiprocessing, digital signal processing 
700 |4 ths  |9 38846  |a Babić, Hrvoje,   |c inženjer elektrotehnike 
942 |c M  |2 udc 
990 |a 15415 
999 |c 14302  |d 14302