Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji
HIL simulator, stvarno vrijeme, pararelna obradba, digitalna obradba signala
| Permalink: | http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:14302/Similar |
|---|---|
| Glavni autor: | Volarević, Mario (-) |
| Ostali autori: | Babić, Hrvoje, inženjer elektrotehnike (Thesis advisor) |
| Vrsta građe: | Knjiga |
| Jezik: | hrv |
| Impresum: |
Zagreb :
M. Volarević ; Fakultet elektrotehnike i računarstva,
1998.
|
APA stil citiranja
Volarević, M., & Babić, H. (1998). Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji: Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji : magistarski rad. Zagreb: M. Volarević ; Fakultet elektrotehnike i računarstva.
Chicago stil citiranjaVolarević, Mario, and Hrvoje Babić. Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji: Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji : magistarski rad. Zagreb: M. Volarević ; Fakultet elektrotehnike i računarstva, 1998.
MLA stil citiranjaVolarević, Mario, and Hrvoje Babić. Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji: Višeprocesorska jezgra simulatora sa sklopovljem u zatvorenoj petlji : magistarski rad. Zagreb: M. Volarević ; Fakultet elektrotehnike i računarstva, 1998.