Projektiranje referentnog naponskog izvora u standardnoj CMOS tehnologiji
Sažetak na hrvatskom: Projektiran je referentni naponski izvor korištenjem standardnog CMOS procesa. Korišteni su osnovni sklopovi kojima smo dodali otpornike u jednoj verziji i kaskodni spoj unipolarnih tranzistora u drugoj verziji kako bismo smanjili utjecaje varijacije napona napajanja i utjecaje...
| Permalink: | http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:48168/Similar |
|---|---|
| Glavni autor: | Berić, Martin (-) |
| Ostali autori: | Koričić, Marko (Thesis advisor) |
| Vrsta građe: | Drugo |
| Impresum: |
Zagreb,
M. Berić,
2017.
|
| Predmet: |
APA stil citiranja
Berić, M., & Koričić, M. (2017). Projektiranje referentnog naponskog izvora u standardnoj CMOS tehnologiji: Projektiranje referentnog naponskog izvora u standardnoj CMOS tehnologiji : završni rad. Zagreb: M. Berić.
Chicago stil citiranjaBerić, Martin, and Marko Koričić. Projektiranje referentnog naponskog izvora u standardnoj CMOS tehnologiji: Projektiranje referentnog naponskog izvora u standardnoj CMOS tehnologiji : završni rad. Zagreb: M. Berić, 2017.
MLA stil citiranjaBerić, Martin, and Marko Koričić. Projektiranje referentnog naponskog izvora u standardnoj CMOS tehnologiji: Projektiranje referentnog naponskog izvora u standardnoj CMOS tehnologiji : završni rad. Zagreb: M. Berić, 2017.