|
|
|
|
| LEADER |
02409na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2018 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid4726
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Mamula, Igor
|
| 245 |
1 |
0 |
|a Analiza i projektiranje sklopa za uzorkovanje i zadržavanje signala u CMOS tehnologiji :
|b diplomski rad /
|c Igor Mamula ; [mentor Marko Koričić].
|
| 246 |
1 |
|
|a Analysis and design of sample and hold circuit in CMOS technology
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b I. Mamula,
|c 2018.
|
| 300 |
|
|
|a 50 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Elektroničko i računalno inženjerstvo, šifra smjera: 48, datum predaje: 2018-02-09, datum završetka: 2018-02-27
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: Projektiran je 9-bitni sklop za zadržavanje i uzorkovanje uzoraka u 0.35 μm CMOS tehnologiji, frekvencije uzorkovanja 33.3 Msample/s. Za uzorkovanje je odabrana arhitektura sa zrcaljenjem kondenzatora. Analizirani su kapaciteti za uzorkovanje u slučaju za pogrešku manju od četvrtine najmanje značajnog bita. U radu su projektirane dvije vrste operacijskih pojačala. Jednostupanjsko, preklopljena kaskoda, te dvostupanjsko operacijsko pojačalo. Analizirani su sklopovi s obzirom na pojačanje, GBW, brzinu porasta izlaznog napona te minimalno fazno osiguranje od 〖60〗^°. Projektirano je pomoćno sklopovlje za generiranje nepreklapajućih signala takta za ispravnu sinkronizaciju rada sklopki.
|
| 520 |
3 |
|
|a Sažetak na engleskom: In this thesis, the circuit blocks of sample and hold circuit designed in 0.35 μm CMOS technology are analysed. Sample and hold circuit has a resolution of 9 bits and sampling rate of 33.3 MS/s, and is realized with the switched-capacitor circuits. Sampling capacitors are determined by the minimum allowed kT/C noise. Two types of operational amplifiers are analyzed. Folded cascode and two stage OP amp. They were analyzed with respect to Gain, GBW, Slew rate and Phase margin. A circuit implementation of nonoverlapping clocks, switches, and common mode feedback are also designed.
|
| 653 |
|
1 |
|a sklop za uzorkovanje i zadržavanje
|a CMOS
|a Preklopljena kaskoda
|a Dvostupanjsko pojačalo
|
| 653 |
|
1 |
|a Sample and hold
|a CMOS
|a Folded cascode
|a Two stage op amp
|
| 700 |
1 |
|
|a Koričić, Marko
|4 ths
|
| 942 |
|
|
|c Y
|
| 999 |
|
|
|c 49091
|d 49091
|