|
|
|
|
| LEADER |
02121na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2017 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid4893
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Laznibat, Ivan
|
| 245 |
1 |
0 |
|a FPGA implementacija digitalnog pretvarača frekvencije bez upotrebe množila :
|b diplomski rad /
|c Ivan Laznibat ; [mentor Davor Petrinović].
|
| 246 |
1 |
|
|a FPGA Implementation of Multiplierless Digital Down Converter
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b I. Laznibat,
|c 2017.
|
| 300 |
|
|
|a 52 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Elektroničko i računalno inženjerstvo, šifra smjera: 48, datum predaje: 2017-06-29, datum završetka: 2017-07-07
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: U ovom radu opisana je kratka teoretska pozadina o sustavu za digitalnu konverziju frekvencije uzorkovanja (eng. Digital down converter, DDC). Sustav se sastoji od kaskade: polinomijalno izoštrenog CIC decimatora (SCIC), SCIC kompenzatora i filtra kanala. Najčešća primjena DDC sustava je u programski definiranom radiju. Napravljen je model sustava u Matlabu te su uspoređena dva ekvivalentna primjera DDC-a: s i bez polinomijalnog izoštravanja. Napravljen je RTL model u VHDL i odgovarajuće ispitno okruženje gdje je model ispitan.
|
| 520 |
3 |
|
|a Sažetak na engleskom: In this paper it is described a short theoretical background of the Digital Down Converter (DDC) system. The system consists of a cascade of: polynomial sharpened CIC decimator (SCIC), SCIC compensator and channel filter. The most common application of DDC is in program-defined radio. A model was developed in Matlab and two equivalent examples of DDC were compared: with and without polynomial sharpening. An RTL model was created in VHDL. Also test environment was created where the model was tested.
|
| 653 |
|
1 |
|a DDC
|a CIC
|a SCIC
|a SCIC kompenzator
|a kanalski filter
|a FPGA
|
| 653 |
|
1 |
|a DDC
|a CIC
|a SCIC
|a SCIC compensator
|a channel filter
|a FPGA
|
| 700 |
1 |
|
|a Petrinović, Davor
|4 ths
|
| 942 |
|
|
|c Y
|
| 999 |
|
|
|c 49299
|d 49299
|