Sustav za povezivanje i udaljeno ispitivanje procesora FRISC izvedenog u programabilnoj logici
Sažetak na hrvatskom: Procesor FRISC izveden u programabilnoj logici nadograđen je Control and Debugging Unit modulom za kontrolu i udaljeno ispitivanje stanja procesora. CDU modul implementira slave stranu AXI-lite protokola za komunikaciju posebno dizajniranim automatom stanja, omogućava obradu na...
| Permalink: | http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:50579 |
|---|---|
| Glavni autor: | Živec, Tomislav (-) |
| Ostali autori: | Kovač, Mario (Thesis advisor) |
| Vrsta građe: | Drugo |
| Impresum: |
Zagreb,
T. Živec,
2018.
|
| Predmet: |
Zynq
> PYNQ
> AXI komunikacijski protokol
> automat stanja
> stanje čekanja
> reset
> točka prekida
> koračno izvođenje
> registar
> UART
Zynq
> PYNQ
> AXI communication protocol
> state machine
> wait
> reset
> breakpoint
> step
> registry
> UART
|