Sustav za povezivanje i udaljeno ispitivanje procesora FRISC izvedenog u programabilnoj logici
Sažetak na hrvatskom: Procesor FRISC izveden u programabilnoj logici nadograđen je Control and Debugging Unit modulom za kontrolu i udaljeno ispitivanje stanja procesora. CDU modul implementira slave stranu AXI-lite protokola za komunikaciju posebno dizajniranim automatom stanja, omogućava obradu na...
| Permalink: | http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:50579/Details |
|---|---|
| Glavni autor: | Živec, Tomislav (-) |
| Ostali autori: | Kovač, Mario (Thesis advisor) |
| Vrsta građe: | Drugo |
| Impresum: |
Zagreb,
T. Živec,
2018.
|
| Predmet: |
Zynq
> PYNQ
> AXI komunikacijski protokol
> automat stanja
> stanje čekanja
> reset
> točka prekida
> koračno izvođenje
> registar
> UART
Zynq
> PYNQ
> AXI communication protocol
> state machine
> wait
> reset
> breakpoint
> step
> registry
> UART
|
| LEADER | 02581na a2200229 4500 | ||
|---|---|---|---|
| 003 | HR-ZaFER | ||
| 008 | 160221s2018 ci ||||| m||| 00| 0 hr d | ||
| 035 | |a (HR-ZaFER)ferid5346 | ||
| 040 | |a HR-ZaFER |b hrv |c HR-ZaFER |e ppiak | ||
| 100 | 1 | |a Živec, Tomislav | |
| 245 | 1 | 0 | |a Sustav za povezivanje i udaljeno ispitivanje procesora FRISC izvedenog u programabilnoj logici : |b diplomski rad / |c Tomislav Živec ; [mentor Mario Kovač]. |
| 246 | 1 | |a Remote debugging system for FRISC processor implemented in FPGA |i Naslov na engleskom: | |
| 260 | |a Zagreb, |b T. Živec, |c 2018. | ||
| 300 | |a 38 str. ; |c 30 cm + |e CD-ROM | ||
| 502 | |b diplomski studij |c Fakultet elektrotehnike i računarstva u Zagrebu |g smjer: Računalno inženjerstvo, šifra smjera: 55, datum predaje: 2018-06-29, datum završetka: 2018-07-03 | ||
| 520 | 3 | |a Sažetak na hrvatskom: Procesor FRISC izveden u programabilnoj logici nadograđen je Control and Debugging Unit modulom za kontrolu i udaljeno ispitivanje stanja procesora. CDU modul implementira slave stranu AXI-lite protokola za komunikaciju posebno dizajniranim automatom stanja, omogućava obradu naredaba za upravljanje radom FRISC-a te dohvat stanja njegovih registara. Udaljeno ispitivanje i upravljanje procesorom ostvaruje se upisivanjem odgovarajućih bitova u upravljački registar CDU modula što je demonstrirano posebno dizajniranom aplikacijom koja parsira naredbe poslane serijskom vezom preko UART-a i pomoću izvedenog sučelja ih prevodi u upravljačke riječi za CDU modul. | |
| 520 | 3 | |a Sažetak na engleskom: The FRISC processor, implemented in programmable logic, has been upgraded with the Control and Debugging Unit module for controlling and remote processor debugging. The CDU module implements slave side of the AXI-lite communication protocol with a specially designed state machine, enables processing of FRISC operation management commands and fetching the status of its registers. The remote debugging and processor management is accomplished by entering the corresponding bits into the control register of the CDU module as demonstrated by a specially designed application that parses the commands sent over serial port (UART) and translates them into control words for the CDU module using the derived interface. | |
| 653 | 1 | |a Zynq |a PYNQ |a AXI komunikacijski protokol |a automat stanja |a stanje čekanja |a reset |a točka prekida |a koračno izvođenje |a registar |a UART | |
| 653 | 1 | |a Zynq |a PYNQ |a AXI communication protocol |a state machine |a wait |a reset |a breakpoint |a step |a registry |a UART | |
| 700 | 1 | |a Kovač, Mario |4 ths | |
| 942 | |c Y | ||
| 999 | |c 50579 |d 50579 | ||