|
|
|
|
| LEADER |
02340na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2019 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid6862
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Pavlović, David
|9 40679
|
| 245 |
1 |
0 |
|a FPGA implementacija kubičnog B-splajn interpolatora :
|b diplomski rad /
|c David Pavlović ; [mentor Ana Sović Kržić].
|
| 246 |
1 |
|
|a FPGA Implementation of Cubic B-spline Interpolator
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b D. Pavlović,
|c 2019.
|
| 300 |
|
|
|a 26 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Obradba informacija, šifra smjera: 51, datum predaje: 2019-06-28, datum završetka: 2019-07-10
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: U radu je opisan postupak interpolacije između dva uzorka signala za proizvoljan frakcionalni pomak. Takva interpolacija se u području digitalne obrade signala ostvaruje filtrima s frakcionalnim kašnjenjem. U radu je prikazan i objašnjen hibridni model kojim se takvi filtri efikasno realiziraju pomoću tzv. Farrow strukture. Prikazane su prednosti i nedostatci Lagrangeove i B-splajn interpolacije koje se mogu koristiti u hibridnom modelu. Nakon toga opisana je FPGA implementacija kubičnog B-splajn interpolatora koji koristi Farrow strukturu. Implenetacija je napisana u jeziku VHDL, a dizajn je ispitan na Zedboard razvojnoj platformi.
|
| 520 |
3 |
|
|a Sažetak na engleskom: This work describes interpolation between two samples of digital signal. In domain of digital signal processing, this task can be implemented using fractional delay filters which are based on hybrid model. The use of hybrid model enables the efficient implementation of such filters using the Farrow structure. Also, this work describes the pros and cons of using Lagrange and B-spline interpolation in hybrid model. The practical part of the work shows the process of FPGA implementation of cubic B-spline interpolator. The implementation was done using VHDL hardware description language and the implemented design was tested on Zedboard development kit.
|
| 653 |
|
1 |
|a interpolacija, splajnovi, FPGA, VHDL, digitalni dizajn
|
| 653 |
|
1 |
|a interpolation, splines, FPGA, VHDL, digital design
|
| 700 |
1 |
|
|a Sović Kržić, Ana
|4 ths
|9 40241
|
| 942 |
|
|
|c Y
|
| 999 |
|
|
|c 51394
|d 51394
|