Slika naslovnice

Integracija heterogenog računalnog sustava s procesorom arhitekture RISC-V na programabilnoj tehnologiji FPGA

Sažetak na hrvatskom: Rad obuhvaća razvijanje sklopovske izvedbe jezgre Zero-riscy heterogenog računalnog sustava Pulpissimo u programabilnoj tehnoligiji FPGA. Pulpissimo se sastoji od procesora arhitekture RISC-V i sklopovlja za komunikaciju koje omogućuje modularno dodavanje komponenti u sustav (m...

Full description

Permalink: http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:49413/Details
Glavni autor: Matijak, Bruno (-)
Ostali autori: Knezović, Josip (Thesis advisor)
Vrsta građe: Drugo
Impresum: Zagreb, B. Matijak, 2018.
Predmet:
riscv > pulpissimo > pulpino > pulp > zero riscy > system verilog > arhitektura
riscv > pulpissimo > pulpino > pulp > zero riscy > system verilog > arhitecture
LEADER 01746na a2200229 4500
003 HR-ZaFER
008 160221s2018 ci ||||| m||| 00| 0 en d
035 |a (HR-ZaFER)ferid4761 
040 |a HR-ZaFER  |b hrv  |c HR-ZaFER  |e ppiak 
100 1 |a Matijak, Bruno 
245 1 0 |a Integracija heterogenog računalnog sustava s procesorom arhitekture RISC-V na programabilnoj tehnologiji FPGA :  |b diplomski rad /  |c Bruno Matijak ; [mentor Josip Knezović]. 
246 1 |a Heterogeneous RISC-V Processor-Based Computing System Integration for FPGA Programmable Logic  |i Naslov na engleskom:  
260 |a Zagreb,  |b B. Matijak,  |c 2018. 
300 |a 27 str. ;  |c 30 cm +  |e CD-ROM 
502 |b diplomski studij  |c Fakultet elektrotehnike i računarstva u Zagrebu  |g smjer: Računalno inženjerstvo, šifra smjera: 55, datum predaje: 2018-06-29, datum završetka: 2018-07-13 
520 3 |a Sažetak na hrvatskom: Rad obuhvaća razvijanje sklopovske izvedbe jezgre Zero-riscy heterogenog računalnog sustava Pulpissimo u programabilnoj tehnoligiji FPGA. Pulpissimo se sastoji od procesora arhitekture RISC-V i sklopovlja za komunikaciju koje omogućuje modularno dodavanje komponenti u sustav (memorija, DMA, ubrzivači). 
520 3 |a Sažetak na engleskom: Thesis contains develop of core Zero-riscy of heterogeneus computer system hardware Pulpissimo for the programmable FPGA technology. Pulpissimo consists of RISC-V processor and interconnects that alows the modular addition of components to the system (memory, DMA, accelerators). 
653 1 |a riscv  |a pulpissimo  |a pulpino  |a pulp  |a zero riscy  |a system verilog  |a arhitektura 
653 1 |a riscv  |a pulpissimo  |a pulpino  |a pulp  |a zero riscy  |a system verilog  |a arhitecture 
700 1 |a Knezović, Josip  |4 ths 
942 |c Y 
999 |c 49413  |d 49413 

Slični primjerci