|
|
|
|
| LEADER |
02235na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2017 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid5057
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Munjas, Deni
|
| 245 |
1 |
0 |
|a Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8 :
|b diplomski rad /
|c Deni Munjas ; [mentor Marko Čupić].
|
| 246 |
1 |
|
|a Synthesizer of Simplified VHDL-Based Model for GAL16v8
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b D. Munjas,
|c 2017.
|
| 300 |
|
|
|a 34 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Računarska znanost, šifra smjera: 56, datum predaje: 2017-06-29, datum završetka: 2017-09-28
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: Projektiranje te minimizacija digitalnih sklopova su tema s kojom se studenti fakulteta elektrotehnike i računarstva susreću već na prvoj godini studija. U nadi da im se olakša shvaćanje ovog gradiva implementiran je sintetizator pojednostavljenog VHDL-modela za programabilni čip GAL16v8. Program će studentima omogućiti da svoj sklop opišu formalnim jezikom VHDL te da ga pomoću sintetizatora programiraju u GAL16v8. Uz sintetizator, implementiran je i heuristički minimizacijski algoritam Espresso koji pruža niz efikasnih operacija za manipulaciju Booleovih funkcija.
|
| 520 |
3 |
|
|a Sažetak na engleskom: Designing and minimizing digital circuits are topics that students of electrical engineering and computing learn already in their first year of study. In the hope of making it easier to understand this material, a synthesizer of the simplified VHDL-based model for GAL16v8 was implemented. The program will allow students to describe their circuit in a formal VHDL language and program it using a synthesizer for GAL16v8. Along with the synthesizer, a heuristic minimization algorithm Espresso has been implemented, which provides a series of efficient operations to manipulate Boolean functions.
|
| 653 |
|
1 |
|a GAL16v8
|a sintetizator
|a Espresso
|a minimizacija Booleovih
|a funkcija
|a VHDL
|
| 653 |
|
1 |
|a GAL16v8
|a synthesizer
|a Espresso
|a minimization of Boolean functions
|a VHDL
|
| 700 |
1 |
|
|a Čupić, Marko
|4 ths
|
| 942 |
|
|
|c Y
|
| 999 |
|
|
|c 49452
|d 49452
|