Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8
Sažetak na hrvatskom: Projektiranje te minimizacija digitalnih sklopova su tema s kojom se studenti fakulteta elektrotehnike i računarstva susreću već na prvoj godini studija. U nadi da im se olakša shvaćanje ovog gradiva implementiran je sintetizator pojednostavljenog VHDL-modela za programabilni č...
| Permalink: | http://skupni.nsk.hr/Record/fer.KOHA-OAI-FER:49452/Similar |
|---|---|
| Glavni autor: | Munjas, Deni (-) |
| Ostali autori: | Čupić, Marko (Thesis advisor) |
| Vrsta građe: | Drugo |
| Impresum: |
Zagreb,
D. Munjas,
2017.
|
| Predmet: |
APA stil citiranja
Munjas, D., & Čupić, M. (2017). Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8: Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8 : diplomski rad. Zagreb: D. Munjas.
Chicago stil citiranjaMunjas, Deni, and Marko Čupić. Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8: Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8 : diplomski rad. Zagreb: D. Munjas, 2017.
MLA stil citiranjaMunjas, Deni, and Marko Čupić. Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8: Izgradnja sintetizatora pojednostavljenog VHDL-modela za GAL16v8 : diplomski rad. Zagreb: D. Munjas, 2017.